考点速查表
● 已讲到 · ○ 尚未讲到。点击考点名称可直接跳转。
| 进度 | 考点 | 常见题型 | 所属章节 |
|---|---|---|---|
| ● | 1 数制与编码 | 填空 / 选择 | 第 1 章 |
| ● | 2 逻辑代数与定律 | 选择 / 判断 | 第 1 章 |
| ● | 3 公式法化简 | 计算题 | 第 1 章 |
| ● | 4 卡诺图化简（含无关项） | 计算 / 设计题第一步 | 第 1 章 |
| ○ | 5 门电路特性与 OC / 三态门 | 选择 / 简答 | 第 2 章 |
| ○ | 6 组合逻辑电路分析 | 分析题 | 第 3 章 |
| ○ | 7 组合逻辑电路设计 | 设计题 | 第 3 章 |
| ○ | 8 用 MSI 器件实现函数 | 设计题 | 第 3 章 |
| ○ | 9 竞争与冒险 | 判断 / 简答 | 第 3 章 |
| ○ | 10 触发器波形与特性方程 | 画波形 | 第 4 章 |
| ○ | 11 时序电路分析 | 分析题 | 第 5 章 |
| ○ | 12 任意进制计数器设计 | 设计题 | 第 5 章 |
| ○ | 13 存储器容量扩展 | 计算 / 选择 | 第 6 章 |
| ○ | 14 555 与脉冲电路计算 | 计算题 | 第 7 章 |
| ○ | 15 ADC / DAC 指标计算 | 计算 / 选择 | 第 8 章 |
第 1 章 数字逻辑基础（已讲到）
本章四个考点，其中卡诺图是本学期第一个真正的大题考点。
考点 1
数制与编码
填空选择
解题步骤
- 任意进制 → 十进制：按权展开相加，如
(1011.01)₂ = 8+2+1+0.25 = 11.25。 - 十进制 → 二进制：整数部分除 2 取余、倒序排列；小数部分乘 2 取整、正序排列。
- 二进制 ↔ 八 / 十六进制：以小数点为界，向左向右每 3 位 / 4 位一组，不足补零。
- 格雷码：最高位保留，其余位
G_i = B_i ⊕ B_{i+1}（与相邻高位异或）。
易错点
- 整数除基取余要倒序读，小数乘基取整是正序读——方向写反是最常见失分点。
- 8421 BCD 码与二进制不同：十进制 12 的 BCD 是
0001 0010，不是1100。 - 格雷码转换方向搞反；记住"相邻码只有一位不同"可用于快速验证。
考点 2
逻辑代数与基本定律
选择判断
解题步骤
- 先认题型：求反函数用反演规则，求对偶式用对偶规则。
- 反演规则：与变或、或变与，0 变 1、1 变 0，原变量变反变量，并保持原运算优先顺序。
- 对偶规则：同样替换与/或和 0/1，但变量不取反。
- 摩根定律是反演规则的特例：
(A·B)̄ = Ā + B̄、(A+B)̄ = Ā · B̄。
易错点
- 反演与对偶的区别只差"变量是否取反"，最容易混淆。
- 反演时不要改变原表达式的运算优先级（需要时补括号）。
考点 3
公式法化简
计算题
解题步骤
- 并项法：
AB + AB̄ = A（互补因子合并）。 - 吸收法：
A + AB = A（多余项被吸收）。 - 消去法：
A + ĀB = A + B（反变量因子可消去）。 - 配项法：为凑出可并/可消的项，可乘以
(A + Ā)或加上A·Ā。 - 化简后检查是否还能用上述四个套路继续化简——很多答案"没化到底"就丢分。
易错点
- 逻辑代数没有减法和除法，不能像普通代数那样"约去公因子"。
- 公式法不保证得到最简结果，检验手段是画卡诺图对照。
考点 4当前进度
卡诺图化简（含无关项） ★
计算题高频大题设计题第一步
解题步骤（照做即可）
- 画框：n 个变量画 2ⁿ 个方格；行、列坐标必须按格雷码顺序排列（00、01、11、10），不能按二进制自然顺序。
- 填值：真值表中为 1 的格填 1；无关项（约束项、任意项）填 ×；其余填 0（可留空）。
- 圈组：把相邻的 1 圈成矩形，圈内格数必须是 2ⁿ（1、2、4、8…）；规则是圈越大越好、圈数越少越好。
- 不漏不重：每个 1 都要被圈到；每个圈必须至少包含一个没被其它圈圈过的 1（否则是多余圈）。
- 注意相邻：上下边缘相邻、左右边缘相邻，四角的四个格也相邻（折叠相邻）。
- 读项：圈内某变量取值 0→写反变量、取值 1→写原变量、取值有变化→该变量消去；一个圈读出一个与项。
- 相或：把所有圈读出的与项相加，即最简与或式。
例题（三变量）
- 题目：
F(A,B,C) = Σm(0,1,2,4,5,6)，用卡诺图化简。 - 填图：A 为行（0、1），BC 为列（00、01、11、10）。A=0 行：1、1、0、1；A=1 行：1、1、0、1。
- 圈组：① 中间左侧两列上下四格（m0、m1、m4、m5）→ 都是 B=0，读作
B̄；② 右列上下两格（m2、m6）→ B=1 且 C=0，读作BC̄。 - 结果：
F = B̄ + BC̄ = B̄ + C̄（用消去法再化一步），即F = (BC)̄。 - 验算：m3(011) 与 m7(111) 中 B=C=1 → 结果为 0，与真值表一致 ✓。
例题（四变量含无关项）
- 题目：
F(A,B,C,D) = Σm(1,3,5,7,9) + d(11,13,15)，d 为无关项。 - 思路：五个 1 全是奇数项（D=1）；把它们与无关项 m11、m13、m15 一起圈成 8 个格的大圈（整个 D=1 区域）。
- 结果：
F = D。若不利用无关项则要写四个与项——这就是无关项的价值。 - 关键：无关项可当作 1 也可当作 0，原则是"能把圈做大就当 1，用不上就当 0"。
易错点
- 坐标轴写成 00、01、10、11（二进制顺序）→ 相邻关系全错，结果必错。必须按格雷码 00、01、11、10。
- 圈了"多余圈"（圈内所有 1 都被别的圈覆盖）→ 结果多出冗余项。
- 忘记四角相邻、上下/左右边缘相邻，导致圈不够大。
- 要求最简或与式时，应改为圈 0 写出反函数的最简与或式，再取反得到原函数的或与式。
- 多输出函数的"公共圈"要单独考虑，不能简单照搬单输出的圈法。
配套练习
F(A,B,C,D) = Σm(2,3,6,7,8,10,12,14)，求最简与或式。F(A,B,C,D) = Σm(0,2,5,7,8,10,13,15)，含无关项d(1,9)，求最简与或式。- 把上述结果反过来画成逻辑图（与非门实现），检验化简是否等价。
教材小节对照
- 1.1 数制与数制转换 1.2 常用编码（8421 BCD、余 3 码、格雷码、ASCII）
- 1.3 逻辑代数基础（基本运算、基本定律与三个规则）
- 1.4 逻辑函数的表示方法（真值表、表达式、卡诺图、逻辑图、波形图互转）
- 1.5 逻辑函数的化简（公式法、卡诺图法、无关项处理）
第 2 章 逻辑门电路（未讲到）
本章一个考点，偏概念与器件特性。
考点 5
门电路特性与 OC / 三态门
选择简答
解题步骤 / 判断要点
- 看输出结构：普通门输出不可并联；OC/OD 门输出可并联实现线与，但必须外接上拉电阻。
- 看状态数：三态门有 0、1、高阻三种输出状态，用于总线分时复用。
- 看器件类型：TTL 速度快、输入电流不可忽略；CMOS 功耗低、输入阻抗高、多余输入端不允许悬空。
- 算扇出：按输出高/低电平的驱动电流与每个输入所需电流之比取较小值。
易错点
- 把 OC 门当成普通门并联（忘记上拉电阻）→ 无输出高电平。
- CMOS 输入端悬空（会感应电荷导致逻辑不定甚至损坏）。
- TTL 与 CMOS 直接相连要检查电平兼容与驱动能力。
教材小节对照
- 2.1 半导体器件开关特性 2.2 分立元件门电路 2.3 TTL 集成门电路
- 2.4 CMOS 集成门电路 2.5 OC/OD 门与三态门
第 3 章 组合逻辑电路（未讲到）
四个考点，分析与设计是本章的两道大题。
考点 6
组合逻辑电路分析 ★
分析题必考
解题步骤
- 由电路图从输入到输出逐级写出各中间量表达式。
- 代入合并，得到输出表达式并化简（用公式法或卡诺图）。
- 列真值表：逐个输入组合代入计算输出。
- 归纳电路功能（如判奇、全加器、比较器、译码器等），并用一句话说明。
易错点
- 中间变量漏代或代入错误——建议每一步单独写出并编号。
- 真值表行数不够（n 个输入应有 2ⁿ 行）或顺序混乱。
- 功能归纳要写具体（"三位奇偶校验电路"），不能只写"组合电路"。
考点 7
组合逻辑电路设计 ★
设计题必考
解题步骤
- 定输入输出：明确变量个数与 0/1 的含义（如"1 表示同意"）。
- 列真值表：按逻辑关系逐行填写，不确定的条件写成无关项。
- 写表达式并化简：卡诺图得到最简与或式。
- 题型转换：题目要求用与非门时，对最简与或式取两次反化为与非-与非式；要求用或非门同理。
- 画逻辑图并标注器件名称；有使能端的器件要标明使能条件。
易错点
- 真值表与实际语义不符（0/1 定义前后不一致）。
- 题目要求"仅用与非门"却画了与门、或门 → 直接扣分。
- 遗漏无关项导致表达式不够简。
考点 8
用 MSI 器件实现逻辑函数
设计题
解题步骤
- 数据选择器法：n 个地址端的 MUX 可实现 n+1 个变量的函数——把 n 个变量接地址端，剩下一个变量（原/反）接到数据端 0、1 或接变量本身。
- 译码器法：n 线-2ⁿ 线译码器输出即全部最小项（低电平有效时取反），把需要的输出相或（用与非门代替或门更常见）。
- 加法器法：把逻辑表达式整理成加法/比较形式时用（如用 74283 实现码制转换）。
- 写清各管脚连接：地址端、数据端、使能端的 0/1 取值。
易错点
- 译码器输出低电平有效时，后面要用与非门而不是或门（很多同学在这里丢分）。
- 用 MUX 时地址端高低位顺序接反（A 是最高位）。
考点 9
竞争与冒险
判断简答
解题步骤
- 判断：表达式中某变量同时以原变量和反变量出现（如
F = A + ĀB），或卡诺图上两个圈相切而不重叠 → 可能存在险象。 - 确认：令其它变量取某组值，若输出可化为
A + Ā（偏 1 型）或A·Ā（偏 0 型）→ 存在静态险象。 - 消除：① 卡诺图上补加冗余圈把相切处连起来；② 输出端加滤波电容；③ 引入选通脉冲等稳定后再取样。
易错点
- 把组合电路的险象和时序电路的竞争混淆——这里指输出毛刺。
- 只写"加电容"不写"加冗余项"，而题目要求逻辑方法时会被扣分。
教材小节对照
- 3.1 组合电路分析 3.2 组合电路设计 3.3 常用组合器件（编码/译码/选择/加法/比较）
- 3.4 用 MSI 实现逻辑函数 3.5 竞争与冒险
第 4 章 触发器（未讲到）
一个考点，画波形题的胜负手。
考点 10
触发器波形与特性方程 ★
画波形必考
解题步骤
- 背熟特性方程：D 触发器
Q* = D；JK 触发器Q* = JQ̄ + K̄Q；T 触发器Q* = T ⊕ Q；T' 为翻转。 - 判定触发时刻：只在上升沿或下降沿那一瞬间采样输入；电平触发的钟控触发器在整个高电平期间都接收输入（会产生空翻）。
- 先处理异步端：异步置位/复位优先级最高，不受时钟控制，出现即立刻生效。
- 逐沿推进：在时钟波形上标出每个有效沿，按特性方程算出 Q*，画到下一段。
- 主从 JK 触发器要注意一次翻转现象（在 CP=1 期间输入变化可能导致误翻转）。
易错点
- 上升沿与下降沿看错（符号“△”与带小圈的“▽”）。
- 异步复位端画错——它不需要等时钟。
- 把边沿触发器当成电平触发，导致在 CP 高电平期间反复跟随输入。
教材小节对照
- 4.1 基本 RS 触发器 4.2 钟控触发器与空翻 4.3 主从与边沿触发器
- 4.4 触发器逻辑功能转换 4.5 建立时间 / 保持时间
第 5 章 时序逻辑电路（未讲到）
两个考点，分析与计数器设计是期末大题常客。
考点 11
时序逻辑电路分析 ★
分析题必考
解题步骤
- 写驱动方程：各触发器输入端的逻辑表达式（如
J1 = Q̄2、K1 = 1）。 - 求状态方程：把驱动方程代入触发器的特性方程，得到每个
Q*。 - 求输出方程：输出与状态（Mealy 型还与输入）的关系式。
- 列状态转换表：从每个现态出发算出次态与输出，逐行推进（别漏状态）。
- 画状态图 / 时序图并说明功能（几进制计数器、能否自启动等）。
- 检查自启动：无效状态能否进入有效循环。
易错点
- 漏写某个触发器的驱动方程，或代入时把 Q 与 Q̄ 搞混。
- 状态表只列了部分现态（应有 2ⁿ 行）。
- 异步时序电路中各触发器时钟不同，不能统一按一个 CP 推进。
考点 12
任意进制计数器设计 ★
设计题高频
解题步骤
- 确定芯片：十进制用 74160，二进制用 74161（同步清零/置数，注意管脚有效电平）。
- 复位法：计到 N 时产生清零信号，状态为
0 → N-1；缺点是 N 状态短暂出现（毛刺），适合快速计数。 - 置数法：从某初值 M 开始计数，计到终值时置回 M；状态区间可任意，更可靠，建议优先。
- 多位级联：用低位片的进位输出（RCO）驱动高位片的计数使能（或时钟），注意同步/异步级联方式。
- 画出状态转换图与连线图（含与非门检测终值状态的接线）。
易错点
- 同步清零与异步清零混淆：异步清零一出现就清（N 状态不算稳态），同步清零要等下一个 CP。
- 置数法初值与终值算错一位（尤其是从非 0 开始计数时）。
- 级联时进位信号取自终值状态而非 RCO，导致高位提前计数。
教材小节对照
- 5.1 时序电路概述（同步/异步、Mealy/Moore） 5.2 时序电路分析
- 5.3 计数器 5.4 寄存器与移位寄存器、序列信号发生器 5.5 时序电路设计
第 6 章 半导体存储器与可编程逻辑器件（未讲到）
一个考点，以计算与概念为主。
考点 13
存储器容量扩展
计算选择
解题步骤
- 算容量：字数 × 位数，如 1K×4 表示 1024 个字、每字 4 位；地址线数 n 满足 2ⁿ = 字数。
- 位扩展：字数不变、位数增加——各片地址线与控制线并联，数据线分别接不同位。
- 字扩展：位数不变、字数增加——数据线并联，用高位地址经译码产生片选区分各片。
- 字位同时扩展：先分组做位扩展，再把各组做字扩展。
- 用 ROM 实现逻辑函数：地址端接输入变量，数据端存真值表（本质是查找表）。
易错点
- 地址线数量算错（1K 要 10 根，不是 1024 根）。
- 字扩展时忘了用译码器做片选，直接把高位地址接到片选端。
教材小节对照
- 6.1 ROM 6.2 RAM（SRAM / DRAM） 6.3 PLA / PAL / GAL 与 CPLD、FPGA 6.4 容量扩展与地址译码
第 7 章 脉冲波形的产生与整形（未讲到）
一个考点，公式题，记住就能拿分。
考点 14
555 与脉冲电路计算
计算题
解题步骤
- 判类型：看电路连接判断是施密特触发器、单稳态触发器还是多谐振荡器。
- 单稳态：暂稳态时间
tw ≈ 1.1RC（适用于 555 的单稳电路）。 - 多谐振荡器：充电经
R1+R2、放电经R2，故T ≈ 0.7(R1 + 2R2)C，占空比q = (R1+R2)/(R1+2R2)。 - 施密特：抓住回差
ΔU = UT+ − UT−，输入上升过 U_T+ 翻转、下降过 U_T− 翻转。 - 画波形：按"电容充放电 → 比较器翻转 → 输出变化"的因果链逐段画。
易错点
- 多谐振荡器的充电路径与放电路径不同，周期公式里 R2 出现两次——最易记错。
- 占空比小于 50% 的电路需要在 R2 上并联二极管，题目若要求"占空比可调"要用这种接法。
教材小节对照
- 7.1 施密特触发器 7.2 单稳态触发器 7.3 多谐振荡器 7.4 555 定时器及其应用
第 8 章 数模与模数转换（未讲到）
一个考点，以指标计算与原理选择为主。
考点 15
ADC / DAC 指标计算
计算选择
解题步骤
- DAC 分辨率：n 位 DAC 的最小输出变化 =
UREF / (2ⁿ − 1)（或按 2ⁿ 定义，看教材口径）。 - 输出电压：数字量 D 对应
Uo = D × UREF / (2ⁿ − 1)。 - ADC 位数选择：按要求的分辨率反推 n，取满足条件的最小整数位。
- 采样频率：必须
fs > 2fmax（采样定理），否则混叠。 - 选型：并行比较型最快、逐次逼近型最常用、双积分型精度高但速度慢。
易错点
- 分辨率用 2ⁿ 还是 2ⁿ − 1，要看教材/题目给出的定义，先确认再算。
- 把"转换时间"与"转换精度"混为一谈：速度指标与精度指标是两回事。
教材小节对照
- 8.1 D/A 转换器（权电阻、R-2R 倒 T 形） 8.2 A/D 转换原理（采样保持、量化编码）
- 8.3 并行比较 / 逐次逼近 / 双积分型 8.4 主要技术指标
练习题
先自己做，再点开解答对照。
练习 1 · 卡诺图化简（三变量）
- 题目：用卡诺图化简
F(A,B,C) = Σm(1,2,3,4,5,6)，写出最简与或式。 - 提示：先填图，再按 2ⁿ 个相邻 1 圈组，圈要尽可能大、数量尽可能少，注意上下左右边界相邻。
查看解答
- 填卡诺图（AB 为行、C 为列，最小项位置填 1）：
m0=0, m1=1, m2=1, m3=1, m4=1, m5=1, m6=1, m7=0。 - 圈组（每个圈覆盖相邻的 2 个 1，圈越大越好）：
- m2(010) 与 m3(011)：B=1 且 A=0，C 变化 → 得
A'B - m4(100) 与 m6(110)：A=1 且 C=0，B 变化 → 得
AC' - m1(001) 与 m5(101)：B=0 且 C=1，A 变化（上下边界相邻）→ 得
B'C
- m2(010) 与 m3(011)：B=1 且 A=0，C 变化 → 得
- 答案：
F = A'B + AC' + B'C（三项，已覆盖全部 6 个 1）。 - 校验：代入 m7(111)：
A'B = 0, AC' = 0, B'C = 0→ F = 0 ✓ 与未列入一致。 - 要点：圈组时必须 2ⁿ 个一组（1、2、4、8…）；卡诺图的上下、左右边界是相邻的， 四角也可圈成一组，这是最容易漏的得分点。
练习 2 · D 触发器的输出序列
- 题目：一个上升沿触发的 D 触发器，初始状态 Q = 0。
在连续的 4 个时钟上升沿到来时，输入端 D 依次为
1, 0, 1, 1。 写出每个时钟沿之后 Q 的状态序列。 - 提示：D 触发器的特性方程是
Q* = D——次态就等于当时的输入。
查看解答
- 特性方程
Q* = D：每个上升沿把当前的 D "搬"到 Q 上。 - 初态 Q = 0：
- 第 1 个沿：D = 1 →
Q = 1 - 第 2 个沿：D = 0 →
Q = 0 - 第 3 个沿：D = 1 →
Q = 1 - 第 4 个沿：D = 1 →
Q = 1 - 答案：Q 的序列为 1, 0, 1, 1（即输出比输入晚一个时钟节拍，这正是触发器的"记忆"作用）。
- 对比：JK 触发器 J=K=1 时是翻转（Q* = Q'），与 D 触发器不同，别记混。
笔记与作业
待补充：课后习题与错题（建议按考点归档，例如"卡诺图-无关项-错题"）、实验报告（门电路测试、计数器设计、555 应用、ADC/DAC）。
教材版本：本页按通行《数字逻辑》类教材的章节顺序排列考点。若你的教材章序或节号不同，把目录发来即可整体替换；当前进度标记（第 1 章卡诺图）也会随之更新。